1/6
文檔分類:辦公文檔

IC面試問題.docx


下載后只包含 1 個 DOCX 格式的文檔,沒有任何的圖紙或源代碼,查看文件列表

特別說明:文檔預覽什么樣,下載就是什么樣。

下載所得到的文件列表
IC面試問題.docx
文檔介紹:
靜態功耗:指電路處于等待狀態或者不激活狀態時的泄漏電流產生的功耗。
泄漏電流主要有:
反偏二極管泄漏電流(漏極和襯底是一對反偏二極管)
門柵感應漏極泄漏電流(GIDL,gate-induced drain leakage):
漏致勢壘降低效應,使得在柵極電壓較低(nmos)時,溝道內的勢壘高低降低,漏電流隨著漏電壓變化,。在亞閾值下的漏電流,主要是溝道內的載流子擴散引起的。
柵極泄漏電流:柵極泄漏電流一般用疊柵和和高K介質解決。
What types of delay model are used in digital design? (數字IC設計中有多少種類型的delay model)?
NLDM,CCS,和ECSM”,還有一個現在基本不用了的--LDM
模型(LDM)線負載,非線負載模型模型(NLDM),復合電流源模型(CCS),有效電流模型(ECSM)。
set_wire_load_mode:Sets the wire_load_model_mode attribute on the current design,
specifying how wire load models are to be used to calculate wire capacitance in nets。
 set_wire_load_mode [top|segmented|enclose]
當需要估算連接不同模塊的連線的延時時需要設主席set_wire_load_mode選項:有三種 enclosed(用包圍兩個子模塊的模塊的線負載模型估算連接它們的連線的延時) ,top,(用包含所有模塊的頂層模塊的線負載模型來估算),segment(分別根據穿過的三段模型估算之后相加得到)
set_wire_load_model:wire load model,在綜合時,除了用ZWLM,或者不同K值的wire load model以外,還有一個基于物理位置(距離)的wire load model,在Cadence的RC中叫PLE,Synopsys叫DC Ultra Topographical
What would you do in order to not use certain cells from the library?如何禁止使用庫里面的某些單元?
禁用就用set_dont_use禁止修改就用set_dont_touch
哪些因素會影響標準單元的延遲?
答案應該包括1) PVT2)input transition, output load3)Vth
Why do you use alternate routing approach HVH/VHV (Horizontal-Vertical-Horizontal/ Vertical-Horizontal-Vertical)?
主要是為了節省布線資源,而且垂直布線的話耦合電容較小。
Why power stripes routed in the top metal layers? 為什么電源走線選用最上面的金屬層?
1.高層更適合global routing.低層使用率比較高,用來做power的話會占用一些有用的資源,比如std cell 通常是m1 Pin 。
2. EM能力
內容來自淘豆網www.okledlighting.com轉載請標明出處.
阿里彩票-登录